论文的结构安排
全文共分为四章。第一章阐述了教学改革需要适合自主创新教学理论需求之用的EDA技术实验工具的原因，并对本实验板的特色做了说明。第二章主要介绍了FPGA技术的基本特点和EDA技术的基本设计方法，并对Cyclone系列的FPGA做了介绍。第三章主要介绍FPGA实验板的硬件电路及主要模块。第四章叙述在这宽FPGA实验板上的测试电路以及开发的实验项目并对Quartus 11和VHDL语言作了详细介绍。最后总结前面所做的工作并对今后工作提出展望。
EDA技术
EDA[3]（Electronics Design Automation）技术是随着继承电路和计算机技术的飞速发展应运而生的一种高级，快速，有效的电子设计自动化工具。EDA工具是以计算机的硬件和软件为基本工作平台，集数据库，图形学，图论与拓扑逻辑，计算数据，优化理论等多学科最新研制的计算机辅助设计通用软件包。EDA是电子技术设计的发展趋势，是现代电子设计技术的核心。利用EDA工具可以代替设计者完成电子系统设计中的大部分工作。
2.1 EDA的发展历史及基本特征
从EDA[11]整个发展历史看，从70年代到本世纪初，EDA技术经历了不断发展的三个阶段。即CAD（计算机辅助设计）阶段，EDA（电子设计自动化）阶段和ESDA（电子系统设计自动化）阶段。
早在上世纪70年代，伴随着基础工业的发展，电子工业率先进入蓬勃崛起时期。在这段时期，电子产品的中小规模IC应用与开发越来越普及，越来越多的元件被用到电路板上，每块芯片上所包含的元件也从几十，几百增加到几千甚至上完。因此，传统的人工设计电路板（PCB）和IC版图的方法已无法满足产品的精度与效率的要求。工程师们已开始利用计算机辅助来辅助他们完成二维的图形设计工作，以便能从繁杂，机械且重复率高的劳动中解脱出来。便产生了第一代EDA工具CAD（计算机辅助设计）。此时的“CAD”是一个真正含义的计算机‘辅助’系统，它只不过是在产品设计过程的末端用替代重复性劳动，进行PCB辅助连线，完成集合图形的编辑，修改方便和易于进行标准化管理的帮助工具 。由于受硬件环境及条件的制约，它所支持的设计能力十分有限，智能性也较差，因此就更谈不上进行主导设计了。
上世纪80年代，随着电子产品的规模越来越大，系统越来越复杂以及半导体工艺制作/生产技术的不断提高，原有的CAD技术已不再适应大容量芯片和高频、大型电路的设计要求，人们希望能有一种借助成熟技术和成功经验来完成电子产品开发的方法。与此同，产品开发中‘设计工具’的概念也已逐步被提出。这些设计工具被要求：必须能够完成电路的功能模拟和性能的定量分析、完成复杂电路的故障测试和可靠性验证以及必须具备只能主导设计的内容。为此，软件厂商顺应时机，推出了以仿真（逻辑模拟、定时分析和故障仿真）、自动布局、布线为核心的设计工具产品。这就是我们通称的第二代EDA[13]（电子设计自动化）技术。上世纪80年代后期，EDA的上述技术及综合与优化、设计验证技术等又得到了补充和完善。所有这些上实际70年代不可能设计的技术的出现大大地提升了工程师们的设计能力、刺激了相关产业的飞速发展，同时也极大的提高了电子产品的可靠性。然而，EDA技术的出现虽然使得电子产品的研制方法和手段跨上了先台阶，但面对上世纪90年代信息世界的“设计需一次正确、电子系统更精巧、产品开发周期必须缩短以增加市场竞争力”强烈需求，第二代EDA系统已逐步显现以下几个方面的不足：首先，第二代EDA系统的电子产品开发是：原理图输入、功能仿真、PCB设计（或芯片的布局/布线）、性能分析、测试验证等这样的一个串行的设计过程。在这个过程中，后级的设计完成依赖前级的输出数据，任何一个环节出现了问题都要重头再来。此外，在这种设计方式下电路中隐藏的故障不能实时显现出来，EDA系统也缺乏统一的协调管理工具和界面以完成故障的实时修补等。
第二点，设计工具对于复杂的大型电子系统必须具备从顶层开始规划、按层分解、由上至下逐级地进行设计的方法和手段，并且设计工具应具备系统级的仿真与综合/优化技术和系统级的测试技术、对外有着良好的标准化接口。这些却都是第二代缺少的。
第三点，随着芯片技术的发展，速度更高、容量更大的芯片已逐渐问世，这必然会使得芯片设计的专业性要求更强，而另一方面将大系统浓缩到芯片中必然会使得电路更加复杂，因此多功能芯片和单芯片系统（System on a Chip）的设计任务肯定会落在电子工程师身上，而不是由熟悉半导体但对系统和周边电路不太了解的厂商和工艺师来完成。所以，EDA系统必须具备设计与工艺方法脱离、支持逻辑语言环境的芯片和设计技术。
现代EDA[8]的基本特征是采用高级语言描述，具有系统级仿真和综合能力。ESDA代表了当今电子设计技术的最新发展放行。ESDA主要采用并行工作和“自顶向下”的设计方法，然后从系统设计入手、纠错。并用VHDL、Verilog-HDL\ABEL等硬件描述语言对高层次的系统行为进行描述；在系统一级进行验证，最后通过综合器和失配器生成最终的目标器件。大规模可编程器件是EDA技术将电子设计的电路功能和技术指标具体实现的硬件载体。其中ASIC（专用集成电路）器件是最终的物理平台。而FPGA（现场可编程逻辑门阵列）和CPLD（复杂可编程逻辑器件）是目前使用最为广泛的主流产品，它们面向用户，具有极大的灵活性和通用性，成为可编程专用IC，允许拥护“在系统中”编程和修改逻辑，给使用者提供了在不修改硬件的条件下重构系统的能力和硬件升级能里，是硬件修改变的像软件修改一样方便。当产品定型和产量扩大后，可将在生产中得到充分检验并经多次修改完善的电子设计迅速得地进行ASIC投产。
2.2 EDA基本设计方法
2.2.1 从顶至下（Top-to-Down）分层设计技术
从元件最底层开始进行设计，由子系统去构成大系统的电路设计模式是我们进行电路设计的一种方法。这种由底向上（Bottom Up）的设计方式在逻辑不太复杂、层次比较简单的电路设计中，还是行之有效的。但对于复杂的电路，这种方法会存在比较大的弊病，这个就是纵然每个子系统的设计都分别满足各自的要求，系统的整体性能指标却往往得不到保障。由顶至下的分层设计技术即使面对错综复杂大型电子系统也能完整无缺地解决好这个问题。在由顶至下的设计方法中，设计师首先进行系统层的设计，针对系统特性给出系统级的描述，这些描述包括系统的层次划分、系统的电性能、系统的物理设计参数等，并根绝这个描述完成系统的功能仿真，是设计一开始就满足系统的整体性能要求。除此之外，设计还会根据系统组成的各部特点和要求划分子系统。针对每个子系统分别完成子系统级的设计，进行子系统各自的描述。这些描述除了实现子系统的功能外也必须满足上级系统的要求，从上到下直至最底层子系统。最低层的子系统实际上就是具体电路。这种自上而下的分层设计是新一代EDA技术的电子系统设计思想，在EDA系统中被称为Top-to-Down[21]设计。
在从顶至下的分层设计中，支撑这种设计方法的关键要素是：能用语言对电路结构及行为进行描述，同时这种语言也支持系统级的仿真和功能验证；能有将描述语言转化成具体电路的综合技术。EDA系统的Verilog HDL(Hardware Description Language硬件描述)、VHDL（Very-high-speed-integrated-circuit Hardware Description Language朝高速继承电路硬件描述语言）正式这种需求环境下，繁衍、竞争出来的产物。这两种最终成为IEEE技术标准的语言的区别在于前者语言简单、易于掌握，适应于算法级、寄存器级、逻辑级和门级电路的设计。后者在行为级抽象能力较强，更适应于复杂的大系统的设计。
EDA的自顶至下[1]（Top-to-Down）设计方法，由于设计过程本身充分考虑到了整个系统的各种要求，在设计的每一层次都进行了系统及子系统的仿真模拟，因此，最后的电路设计必然满足系统的整体特性，从而保证了复杂大型电子系统的可靠性。
