本毕业设计主要采用直接测频法制成一个测量范围在0~9999Hz的频率计。该频率计的闸门信号的采样时间为1s，并采用4位数码显示，输入信号幅度范围0.8~5V。它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率，而且还可以测量它们的周期。
设计原理
所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔T内测得一个周期性信号的重复变化次数N，则其频率可表示为f=N/T。因此，数字频率计测频率时的原理图如图1所示。其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率fx。时间基准信号发生器提供标准的脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确地等于1s。闸门电路由标准信号进行控制，当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数译码显示电路。秒信号结束时闸门关闭，计数器停止计数。由于计数器记得的脉冲数Ｎ是在１秒时间内的累计数，所以被测频率f = N Hz。
图1 数字频率计原理框图
3 电路分析
3.1 整体电路分析
如图2（a）所示，数字频率计的工作过程是：被测信号fx经脉冲形成电路整形，变成如1所示脉冲波形，其周期T与被测信号的周期相同。实际电路输出标准时间信号2，设其高电平持续时间为1s，则计数器的计数时间就为1秒，计数器记得的脉冲数N（如3所示）就是被测信号的频率。逻辑控制单元的作用有两个：其一，产生清零脉冲4，使计数器每次从零开始计数；其二，产生锁存信号5，使显示器上的数字稳定不变。这些信号之间的时序关系如图2（b）所示。
图2（a） 数字频率计组成框图
数字频率计由时基电路、控制电路、闸门电路、计数锁存电路、脉冲形成电路和译码显示电路组成。
