本课题的任务是利用Altera公司NIOS开发板来实现与上位机的串行通信。使上位机中的一段程序通过串行接口传送到开发板的FPGA芯片内的存储器中。本论文的主要工作是包括两大部分：下位机的串行通信电路设计和串行通信程序（上位机、下位机程序）的编写。重点在于编写上位机通信程序，下位机程序的调试环境NIOS开发套件中的SDK软件的应用，并最终实现它们之间的串行通信。全文安排如下：
第一章介绍了本论文工作的背景和意义，分析了国内外在串行通信技术方面的应用与研究现状，提出了本课题所采用的先进技术，并对本论文的结构作了安排。
第二章简要地介绍了串行通信技术的基本原理，并在此基础上介绍了串行通信的两类协议以及实现串行通信的有关物理标准。
第三章介绍Altera公司生产的NIOS开发板的结构，特点以及简单的应用。
第四章详细介绍NIOS开发板中主要包括的一片大规模的EP1S10F780C6ES，FPGA芯片。
第五章详细介绍了通信控制模块的方案选择，硬件结构的设计和软件编程实现。硬件电路的设计是利用Nios软核CPU及串行通信接口UART等来实现的，软件编程包括上位机串行通信程序和下位机串行通信程序的设计。
第六章介绍了Nios开发环境，讲述了串口间通信的调试过程。
第七章对本文工作做了总结，给出了本文的创新之处，对需要进一步研究的问题作了探讨，并展望了利用Altera公司的NIOS开发板进行串行通信未来的发展和应用前景。
第八章本次设计的心得体会。
本文在分析接口通信技术的基本原理及NIOS开发板的结构等基础上，提出并讨论了一种基于上位机用VB等高级语言编写，下位机程序调试环境是NIOS开发套件中的SDK软件，最终实现它们之间的串行通信。根据设计流程，首先将上位机与NIOS开发板的串行通信分成上位机通信程序的编写，编写下位机的通信程序（在下位机硬件结构设计好的基础之上），然后利用QuartusII软件对各部分进行设计、综合、仿真，最后下载到FPGA芯片中进行调试。调试结果表明，下位机能够准确的接受到上位机所发出的信号，经过判断整理后反馈给上位机一个有效信号。
本毕业设计课题利用了Altera公司的Nios开发板作为硬件开发平台，借助QuartusII软件进行设计，完成了一个上位机与NIOS开发板间的串行通信系统的设计。课题选用Altera公司的EP1S10F780C6ES芯片来实现最终的下载调试系统，完成一个可编程单芯片系统的设计。
