基于FPGA的信号发生器设计开题报告

1. 结合毕业设计（论文）课题任务情况，根据所查阅的文献资料，每人撰写文献综述。

 随着现在工业和技术的不断提高，传统的分立元件式模拟信号发生器频率稳定性低、可靠性差，已经不能满足实际应用的需要，所以就必须有频率稳定性、精确度更高的信号发生器解决这个问题。为了避免传统通信信号发生器的信号发生技术带来的诸多不便，同时随着数字信号处理和集成电路技术的发展，为了迎合大部分普通用户以及适应市场需求，绝大多数的数字频率集成芯片只能产生传统正弦波、矩形波、三角波等常用周期波形。

在传统的模拟调制系统实现中，大多数是采用模拟乘法器加滤波器的方法来实现，这样就造成了精度低、可控性差、抗干扰能力弱的特点。虽然，现有的一些主流上用数字频率合成也提供某些模拟调制的功能，但是，这种专用数字频率合成芯片把所有功能集中在一块芯片上，必然导致可控性不够灵活，而且性能会受到影响，这是如果能充分利用现场可编程门阵列（FPGA）的可重复编程性、资源的丰富性以及高速等性能，除了能产生专用数字频率合成芯片所具备的单品连续波、非连续波、各种形式的线性调频信号以外，还可以轻松实现各种复杂的非线性调频信号、模拟调制信号这些灵活性能和现场可编程时数字频率合成芯片所不能达到的。进而说现场可编程门阵列器件的高速、高可靠性和现场可编程等优点，已开始广泛应用与数字电路设计、微处理器系统、数字信号处理、通信及等不同的科技领域。因此利用可编程门阵列其设计信号发生器具有相当高的优越性和非常广阔的应用前景。  

FPGA信号发生器用直接数字频率合成技术，使之具有以下特点：1频率切换速度快；2输出相位噪声低；3可以产生任意波形；4全数字化实现，便于集成，体积小，重量轻；5灵活的接口和控制方式6比专用芯片功耗也低。  

基于FPGA的信号发生器是实现正弦波、三角波、矩形波的生成、步进调制并且在液晶显示屏上实时显示频率值、波形类型、输出电压有效值的系统。通过本设计可以加强自己VHDL语言、分频器、相位累加器、DA转换、低通滤波器等许多知识的认识和独立解决问题的能力。设计的现实意义在于其具有频率转换快、分辨率高、频率合成范围宽、相位噪声低的优点，可以更广泛的应用与电子技术试验、医疗、自动控制系统以及其它许多领域。

参考文献：

[1]江思敏，VHDL数字电路及系统的设计，北京：机械工业出版社，2006.8

[2]汪国强，数字系统的VHDL设计，北京：机械工业出版社，2008.10

[3]易宏、杜志明、吴国辉、赵汝波、韩明，基于FPGA的函数信号发生器设计[J]，南昌航空大学，电气电子教学学报，2009.31(6):36-37

[4]潘松、黄继业，EDA技术实用教程—VHDL版（第四版），北京：科学出版社，2010

[5]姜雪松、张海风，可编程逻辑器件和EDA设计技术，北京：机械工业出版社，2006

[6]申彦春、王欢、梁延贵，基于FPGA的信号发生器的设计[J]，唐山学院学报，2008.21(2):22-23

[7]柴志勇、基于FPGA的可编程函数信号发生器设计. 西南石油大学,2010

[8]刘端新、胡健、高明远，VHDL语言与FPGA设计，北京：机械工业出版社，2004.4

[9]南利平，通信原理简明教程,北京：清华大学出版社，1999

[10]徐建、刘晓好，基于FPGA的信号发生器设计[J]，湖北民族学院学报，2013.31(3):331-332   

2. 毕业设计（论文）任务要研究或解决的问题和拟采用的方法：

本课题的预期目标：

了解比较现有信号发生器的功能、种类、性能及工作原理，实现信号发生器由波形产生模块、频率调节模块和波形选择模块组成，波形产生模块可以产生三角波、正弦波、方波、阶梯波、递增斜坡、递减斜坡、自定义波形等，通过波形选择模块和频率调节模块可以选择自己所需要的波形和调节一定的频率。

使用工具：FPGA；EDA；VHDL；Quartus

设计思路：

  本设计是利用FPGA实现信号发生器，采用的是自顶向下的设计方法，自顶向下的设计方法现在已经是EDA技术的主要的设计方法，是FPGA的主要设计开发手段。自顶向下的设计流程如图1所示。

图1 自顶向下的设计流程

基于FPGA的信号发生器设计是利用硬件描述语言VHDL实现波形的选择、频率的控制和波形的产生。波形的产生是通过VHDL语言进行编程产生一组波形数据，然后把程序下载到FPGA上经过D/A转换输出波形。我们利用Quartus II 9.1软件来建立工作库文件和编辑设计文件、创建工程、全程编译、时序仿真，最后完成整个设计。

完成设计的进度时间安排：

第1—4周    了解信号发生器发展现状；熟悉FPGA；给出采用FPGA实现信号发生器的总

体方案，完成开题报告。  

第5—8周    设计信号发生器硬件实现方案，编写软件仿真。

第9—12周   编写软件仿真；搭建硬件电路，完成中期考核报告。

第13—16周  搭建硬件电路，调试。

第17—18周  撰写毕业设计论文，参加结题答辩。                                                                

指导教师意见（对课题的深度、广度及工作量的意见和对毕业设计（论文）结果的预测）：

                                        指导教师___________

                                            年    月    日

审批意见：

                                        教研室主任___________

                                                   年    月    日